Do RISC ao RISC-V: uma abordagem prática para o estudo de arquiteturas RISC e programação assembler

Resumo

Arquiteturas RISC (Reduced Instruction Set Computer) influenciam diretamente desempenho e consumo energético. Este trabalho investiga, de forma prática, a programação em assembler em microcontroladores RISC legados (PIC16FXXX) e a transposição desses conhecimentos para a arquitetura mais moderna e modular RISC- V, aplicando-os no desenvolvimento de um jogo. O objetivo é entender como projetar programas eficientes em tempo de execução e consumo de energia, justificando a escolha pela arquitetura RISC. O estudo começou utilizando a documentação técnica dos microcontroladores (Microchip Technology Inc., [s.d.]) e desenvolvimento prático de programas simples que exploram recursos básicos (flags, rotinas, jumps, registradores, endereçamento e manipulação de bits) em miSim DE (Feersum Technology, [s.d.a], [s.d.b]). Após a familiarização com a base, um programa mais complexo de um jogo Tetris (Gunee, [s.d.]) foi estudado e modificado para colocar em prática o domínio obtido. Por fim, com a experiência obtida, documentação (RISC-V International, [s.d.]) e alguns cursos introdutórios ao RISC-V na Linux Foundation ([s.d.]), um jogo de campo minado foi desenvolvido para execução no Venus Simulator (HM.RISCV, [s.d.]), um ambiente que simula um RISC-V de 32 bits e módulos adicionais. Durante o estudo dos microcontroladores mais antigos, o trabalho se desenvolveu inicialmente com algoritmos básicos para o PIC16F84, como operações aritméticas com controle de fluxo através de flags, que consolidaram as bases necessárias que serão usadas futuramente. A seguir ocorreu o estudo e modificação do jogo de Tetris de Rickard Gunee, em que foram identificadas e alteradas estruturas de armazenamento de peças, buffers e rotinas de renderização, rotinas de colisão e física geral entre as peças, rotinas de rotação e geração de peças para suportarem maior tamanho, tudo sob restrição de respeitar o limite de operações por ciclo de renderização de linhas de vídeo em saída NTSC. No RISC-V, os principais desafios foram implementar rotinas em assembler para conversão de strings em HEX, iterações aninhadas para manipulação de malha de LEDs, geração e contagem de bombas, controle de I/O via terminal e validação de coordenadas, resultando em um jogo de campo minado funcional. O percurso prático de RISC clássico ao RISC-V mostrou que o estudo de assembler em microcontroladores legados fornece compreensão sólida de conceitos essenciais para arquiteturas mais modernas. Resultados principais incluem alguns algoritmos autorais para PIC16F84 simulado, PIC16F628A real e para um RISC-V ll MOSTRA DE INICIAÇÃO CIENTIFICA E EXTENSÃO simulado, um Tetris fortemente modificado e executado em hardware real no PIC16F628A e um Campo Minado em RISC-V que serve como caso de estudo para assembler moderno. Como continuidade, o próximo objetivo é simular um RISC-V real em um FPGA e executá-lo em uma matriz de LEDs física conectada à placa.